共找到42 cadence
Cadence与中芯国际开发出90纳米低功耗方案

Cadence设计系统公司(Nasdaq:CDNS)与中芯国际集成电路制造有限公司(SMIC)(NYSE:SMI;SEHK:0981.HK)今天宣布,两家公司已经联合开发出低功耗数字设计参考流

基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真

摘要:信号完整性问题已成为当今高速PCB设计的一大挑战,传统的设计方法无法实现较高的一次设计成功率,急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题。在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法,并基于IBIS模型,采用Ca-dence

Cadence QRC首个全芯片提取器将获得认证

全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)今天宣布CadenceQRC提取签收技术已经采用了一个全新的可互用数据格式iRCX,由台湾积体电路制造公司(TSMC)开发。这种iRCX文件包含全面的互联建模数据,让Cadence客户能够执行精确的寄生提取签收。提供一

Cadence、Virutech将指标导向型验证扩展到虚拟系统开发

Cadence设计系统公司与虚拟系统开发(VSD)公司Virtutech近日宣布将Cadence公司IncisiveSoftwareExtensions与VirtutechSimics高速系统级虚拟平台进行整合的协作。这个组合将使工程师远在获得硬件之前就能在虚拟平台上进行电子设计开发,从而提高了从原型到功能性验证

Cadence低功耗设计流程支持Tensilica多媒体IP

Tensilica日前宣布与Cadence合作,根据Tensilica的330HiFi音频处理器和388VDO视频引擎,为其多媒体子系统建立一个通用功耗格式(CPF)的低功耗参考设计流程。Cadence和Tensilica公司的工程师合作使用完整的Cadence低功耗解决方案(包括EncounterRTLCompiler全局综合,Enc

Cadence宣布放弃16亿美元收购Mentor计划

Cadence日前宣布撤回16亿美元收购MentorGraphics的计划。Cadence称,Mentor未能和Cadence合作,迫使Cadence放弃了收购计划。然而,Mentor称该说法与Cadence近期发布的声明以及双方的沟通不一致。6月,Cadence就曾向Mentor董事会提出以16美元每股的价格现金收购Mentor,

Cadence认证的RF技术用于台积电65纳米工艺节点

电子设计创新企业Cadence设计系统公司近日宣布授权CadenceQRCExtraction和VirtuosoPassiveComponentDesigner使用于台积电(TSMC)65纳米工艺设计工具包(PDK)。这次新认证的技术提供了经过测试的、可靠的电感、衬底提取和无源元件设计。QRCExtraction能够进行寄生电

采用创新思维 Cadence新工具让45nm IC量产提速!

45nm节点被称为IC设计的分水岭,因为在这一节点,不仅半导体材料特性、光刻技术已经接近极限,而且EDA工具也要面临更高层次抽象、创新平台、DFM、多电源域等诸多新挑战,针对这一节点上的EDA工具开发需要更多创新的思维和策略。因为挑战很多,所以业界人士对45nm的芯片

面对65nm和45nm设计挑战 Cadence让你实现“设计即所得”

2007年9月10日——你是否还记得一场被称为“所见即所得”的计算机技术重大突破?只要在电脑屏幕上打开一个文件,就可以精确地看到打印出来的页面会是什么样的,这曾被称作WYSIWYG。现在,25年时间转瞬即逝,将打印的图像面积缩小到一千万分之一,你就会知道半导体产业所

Cadence收购Clear Shape 扩充DFM开发实力

CadenceDesignSystemsInc.日前收购了可制造性设计(DFM)技术公司ClearShapeTechnologiesInc.。此举扩充了Cadence在DFM上的开发力度。据Cadence称,传统的DFM光刻分析产品运行起来需要几天甚至几周的时间。ClearShape致力于开发一个验证平台,使设计者可以控制并优

Cadence联手中芯国际 推出射频工艺设计工具包

Cadence设计系统公司和中芯国际近日共同宣布,一个支持射频设计方案的新的0.18微米SMICCMOS射频工艺设计工具包将正式投入使用。新的0.18微米SMICCMOS射频工艺设计工具包(PDK)已成功通过验证,正式进入中国射频集成电路设计市场。其验证包括代表性设计IP的硅交互作用测

Cadence通过收购Invarium创建领先DFM解决方案

2007年7月12日,全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)宣布,已收购总部位于圣荷塞的Invarium公司——一家开发先进的光学模型和图形综合技术的企业。Invarium的图形综合性能使针对45纳米及以下工艺技术的设计具有出色的图形分辨率和更快的成品率

Cadence与台积电合作提供65纳米无线设计工具包

益华计算机(Cadence)与台积电(TSMC)宣布双方在纳米无线设计上的技术合作成果──全新的台积电65纳米RF工艺设计工具包(ProcessDesignKit,PDK)。这个工具包提供了一个与全新CadenceVirtuoso客制化设计平台兼容,以及可下载RF、模拟与混合式信号(RF与AMS)设计流程的示

Cadence通过TSMC设计参考流程8.0版加速45纳米芯片设计

2007年7月5日,Cadence设计系统公司与台湾积体电路制造股份有限公司宣布Cadence正在为TSMC参考流程8.0提供重要功能。这种新的参考流程解决了45纳米的设计难题,为晶粒内变异提供了统计时序分析、与自动化的可制造性设计(DFM)热点修整,以及新的动态低功耗设计方法

Tensilica设计流程支持Cadence公司Encounter RTL Co

2007年7月4日,全球电子设计创新领域领导者CadenceDesignSystems公司联合全球领先的高性能标准和可扩展处理器IP核提供商Tensilica公司共同宣布,Tensilica在支持其钻石系列和XtensaIP核的CAD流程中开始支持Cadence公司EncounterRTLCompiler进行全局综合。E

Cadence PDK助力 华虹NEC第一款0.18微米EEPROM PDK问世

Cadence设计系统公司近日宣布,中国最大的纯晶圆代工厂之一上海华虹NEC电子有限公司(HHNEC)已开发出其第一款0.18微米工艺设计工具包(EEPROMPDK)。该PDK是利用CadencePDK自动生成系统(PAS)开发完成的,能使其容易地进行移植以支持新的CadenceVirtuoso定制设计平台

Cadence QRC Extraction工具首发满足台积电45nm制程技术

2007年6月20日,全球电子设计创新领先企业Cadence设计系统公司及台湾积体电路制造股份有限公司(TSE:2330,NYSE:TSM)今天宣布,CadenceQRCExtraction寄生参数提取工具可用于台积电的45纳米(nm)工艺技术。设计师可以立即使用Cadence的QRCExtraction来进行快速

CADENCE通过改进的验证型设计流程提高逻辑设计师效率

加州圣荷塞,2007年6月11日--全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS),今天宣布其CadenceLogicDesignTeamSolution的“验证型设计”组件已经过改良,为逻辑设计师大幅提高了工作效率。这些新功能能够明显克服主要的验证瓶颈,这些瓶颈已经

Cadence两大关键领域实现重大升级 定制IC和PCB设计

CadenceDesignSystems声称在两大关键领域内实现重大升级——定制IC设计和PCB设计。该公司宣称拥有“完整的”定制IC仿真和验证解决方案,以及先进的约束驱动的PCB设计流程。Cadence公布了VirtuosoMulti-ModeSimulation(MMSIM)的6.2版,在共享许可权安排下纳入了Spice

Cadence低功耗设计方法学锦囊加速无线和消费电子设计

Cadence设计系统公司日前发布了业界首个低功耗设计“锦囊”,使处于不同经验水平的工程师,均可以最小的风险、成本和开发时间来采用低功耗技术。作为Cadence低功耗设计解决方案的补充,Cadence低功耗设计方法学锦囊(CadenceLow-PowerMethodologyKit)提供了一个覆盖

 1   2   …   3   共42条/3页 
产品更新列表企业名录品牌更新列表工控资讯更新下载资料更新技术文摘更新百科更新列表今日更新热词搜索网站地图移动版工控家